Samsung хочет приблизить compute к памяти: что означает дорожная карта HBM4 → HBM4E → zHBM

Почему HBM так важна

Большие модели всё чаще упираются не в нехватку вычислений как таковых, а в memory bottleneck. Если ускоритель не может быстро получать данные, дорогой compute простаивает.

HBM решает это через плотное 3D-стекование, широкий интерфейс и высокую пропускную способность. Поэтому борьба за AI сегодня идёт не только между GPU-дизайнами, но и между memory roadmaps.

Что Samsung уже показывает

На официальной странице HBM4 Samsung заявляет до 3 300 GB/s bandwidth и 2 048 I/O pins. В своих материалах компания также продвигает HBM4E со скоростью до 3,6 TB/s на стек и масштабированием до 16 Gbps.

То есть уже на официальном уровне Samsung пытается продать рынку не просто новую DRAM, а платформу для AI era, связанную с foundry, packaging и accelerator design.

Что такое zHBM

Самая интересная часть истории приходит с Hot Chips 2026, где, по сообщению Tom’s Hardware, Samsung описала трёхфазную эволюцию HBM в сторону zHBM. Идея в том, что base die становится всё более логическим слоем, а граница между памятью и compute architecture истончается.

Простым языком: чем ближе логика к памяти, тем меньше потерь на движении данных и тем выше шанс снять главное узкое место AI-систем.

Что здесь важнее всего

Нужно чётко разделять сегодняшнюю продуктовую реальность и будущую архитектурную визию. HBM4 и HBM4E — это официальные продукты и характеристики Samsung. zHBM — пока направление развития, а не то, что уже массово стоит в серверах.

Но именно такие дорожные карты показывают, куда движется рынок: память всё меньше будет “пассивным компонентом” и всё больше — активной частью AI-архитектуры.

Трёхфазная схема Samsung интереснее, чем просто “HBM станет быстрее”

Live-coverage Hot Chips раскрывает дорожную карту подробнее. Phase 1 — XPU area reclamation: Samsung хочет уменьшить PHY/D2D footprint, переносить memory controller в base die и использовать Heat Path Block против локального перегрева. В презентационных оценках речь идёт о снижении peak temperature более чем на 35% и освобождении части площади XPU.

Phase 2 — functional expansion: base die получает RAS sensors, real-time telemetry, on-die testing, memory-extension controllers и даже selective processing elements. Это уже почти co-processor рядом с памятью, а не пассивный интерфейс.

Phase 3 — zHBM: настоящий 3D-стек вместо 2.5D interposer

В третьей фазе Samsung предлагает убрать привычный 2.5D interposer и вертикально сблизить XPU и DRAM. Distributed I/O сокращает путь данных, а WoW/hybrid bonding должен дать сверхвысокую плотность соединений.

По цифрам со слайдов Samsung, целевой zHBM-концепт говорит примерно о 0.5 pJ/bit I/O power, более 2.3× bandwidth, около 70% lower DRAM power и до 100 W thermal headroom в системном примере. Это не shipping specs, а roadmap targets.

HBM4 уже стала точкой перехода от “памяти” к logic-heavy memory

ServeTheHome отмечает, что именно с HBM4 Samsung переносит base die на 4-nm logic process, тогда как core DRAM dies остаются на DRAM-class nodes. Это позволяет делать B-die всё сложнее и сокращать PHY area и channel length.

В перспективе Samsung показывает HBM5 с более чем 60 GB capacity и свыше 6 TB/s bandwidth. То есть проблема уже не только в “добавить ещё слоёв”, а в архитектурной перестройке всего data path.

У Samsung есть ещё одна причина спешить: SK hynix пока впереди

Reuters сообщал, что в начале 2026 года SK hynix контролировала около 58% глобального HBM market и инвестирует $4 млрд в американскую AI-chip packaging фабрику в Indiana с перспективой HBM4E production в 2029 году.

Поэтому zHBM-roadmap — не академическая фантазия. Samsung пытается вернуть архитектурную инициативу в сегменте, где лидерство напрямую влияет на отношения с Nvidia и другими accelerator vendors.

↗